 晶片中心簡介
沿革願景
定位與任務
核心技術
組織架構
主任簡介
團隊介紹
交通資訊
重要紀事
參觀申請
輿情回應
資訊公開
聯絡我們
|
核心技術
為提供更完善之晶片系統設計環境與更高階層次之設計技術，國研院晶片中心規劃進行相關研究，並以建構SoC設計及驗證環境、嵌入式系統設計驗證環境、射頻及混合訊號設計環境、異質整合設計環境等為主軸，研發相關技術，再將成果分享推廣至產學研各界；研發重點包括多計畫單晶片系統（MP-SoC）、嵌入式系統設計應用平台、射頻）/類比晶片、微機電系統、系統封裝模組、CMOS影像感測器等等。
(一)SoC設計及驗證環境
1)多計一畫單晶片系統 MP-SoC
為因應SoC與SIP相關領域之研究發展，本中心規劃建立多計畫單晶片系統（MP-SoC）之設計及驗證環境，以達資源共享與節約成本之目的。多計畫單晶片系統）是將各界多個SoC計畫設計案整合於單一系統晶片中，共用CPU、DSP Core、Memory、On-Chip Bus及DMA等元件，並將通過驗證與測試之各界設計案轉為Soft或Hard IP。此系統不僅發展多計畫單晶片系統設計驗證環境，更提供各界或跨校合作機會，分享共同研發之方法論或整合技術，讓更多學校有機會可實現SoC晶片。
2)嵌入式系統設計驗證環境-嵌入式系統設計應用平台
為協助學術界進行嵌入式軟體系統設計相關研究，建置更完善的系統設計環境，本中心將以Processor IP為核心搭配可組態化邏輯單晶片，以建立各類特殊應用的嵌入式可組態化軟硬體系統發展平台。而基於數位影音多媒體技術及其相關應用日趨活絡，本中心規劃以多媒體為導向發展嵌入式系統平台，包括數位攝影（DSC）、高解析數位錄影（DV）及數位視訊廣播（DVB）等嵌入式系統平台。未來本中心會將此嵌入式系統應用平台之相關研究成果與資料整合成共享設計資料庫及參考設計建檔上網，以提供學術界建立發展嵌入式系統設計所需之硬體平台與發展環境。
3)模組化FPGA教學競賽共用平台開發
由教育部每年所舉辦之全國大學校院積體電路設計競賽(IC-contest)，其中「大學組-可程式邏輯設計(FPGA)」組，由於兩家協辦廠商(Altera與Xilinx)所捐贈的比賽板功能無法提供多樣化且具鑑別度與深度的考題使用，另外由於兩家廠商無法提供周邊功能一致的比賽板給參與競賽的學生使用，也影響了比賽的公平性。為了解決這個多年來的問題，國家晶片系統設計中心(CIC)與教育部SIP聯盟/PAL聯盟討論決定由CIC來統籌設計一個符合臺灣學術界需要之FPGA教學暨競賽共用平台。為了讓比賽公平且達到教學暨競賽共用的目標，CIC以平台可模組化為設計主軸，將競賽與教學常用之周邊介面整合，另外也設計可方便擴充之記憶體模組，
這樣的設計可以讓不同廠商的FPGA (Altera與Xilinx)可共享相同周邊裝置，除了達到比賽公平之外，模組化的設計更提供了未來擴充的方便性。
(二)異質整合設計環境
1)微機電系統
系統晶片設計發展除縱向增加電路系統之整合外，另一方向為橫向擴充系統晶片的異質整合。本中心規劃以微機電、系統封裝模組、生醫系統整合等技術為發展重點，建構整合異質系統基礎設計環境，並研發參考設計流程及技術，以協助產學研各界進行相關設計。而於微機電系統技術中，CMOS MEMS最能符合系統單晶片之需求，本中心除提供學校0.35μm CMOS MEMS標準製程外，亦進行CMOS材料參數萃取等研究，未來將提供相關標準元件資料庫；此外，為搭配系統單晶片整合設計環境，本中心亦規劃建立CMOS MEMS元件庫及進行0.18μm等前瞻CMOS後製程開發。
(三）射頻及混合訊號設計環境
1)射頻/類比晶片
積體電路設計漸趨3C整合之系統晶片發展，面對多樣性之通訊系統整合需求，標準化之射頻前端晶片將無法滿足未來產品之發展趨勢；可再設計並快速驗證之RF/IP將影響系統晶片整合能力，而有別於可重覆使用之數位IP，射頻、類比IP具高度之系統架構及製程相關性，故其驗證複雜度亦相對增加。於射頻電路與系統整合研究領域，本中心規劃建立射頻前端電路系統設計、整合驗證平台及相關系統設計應用流程，同時建構完整射頻SiP與射頻系統單晶片之研發環境。而於類比晶片方面，將致力於類比IC/IP測試與設計環境之建置，搭建更便利之自動化測試環境，並將類比電路中重要的功能區塊作為設計技術範本，建立相關設計流程與測試環境。
2)生物及特殊應用技術設計平台
1.BioMEMS 製程開發
2.使用BioMEMS 製程技術製作生物感測器
3.整合感測器與類比電路的單一晶片
4.太空級之CMOS影像感測器開發
5.在通用類比感測電路平台部份，由於感測電路具有高度客製化之特性，針對不同感測器往往需要耗費許多電路設計
及測試時間，而設計出之感測電路重覆使用性又相對較低，此一現象造成感測器之驗證效率變差。因此針對不同感
測電路之需求，僅修改前端之惠斯通電橋及/或前置放大器，而複雜之三角積分類比/數位轉換器則不須重新設計，
便可大幅縮短電路開發時間。此一通用平台初期將著重在系統穩定度模擬及電路設計，未來將與生物感測器作異質
整合之應用驗證此一流程。
|
|
