:::

這個頁面上的內容需要較新版本的 Adobe Flash Player。

取得 Adobe Flash Player


AISOC  
 

CIC ARC HS Based SoC Design Platform簡介

  為支援學術界人工智慧晶片系統研發,CIC建構以Synopsys ARC HS3x處理器為核心之系統晶片(SoC)設計平台。平台如圖一所示,學界研發團隊可設計人工智慧運算加速電路(紅色區塊)並整合至CIC平台為完整SoC。CIC則在學界團隊進行設計時,提供必要的技術協助,並在晶片實際下線製作後,協助終端應用系統展示。使用者可依據應用需求增減周邊電路,也可有限度的客製化CPU及匯流排。以下針對平台重要組成電路元件進行說明:


圖一、CIC ARC HS Based SoC Design Platform Block Diagram

  • 核心處理器為32位元的ARC HS3x Processor,其為可組態的矽智產。CIC平台將ARC HS3x Processor預設為無快取電路的單核心處理器HS34,內建128KB ICCM(Instruction Close Coupled Memory)及16KB DCCM(Data Close Coupled Memory)。使用者可針對終端應用需求與CIC討論並決定核心數及快取電路等參數。Synopsys ARC HS3x Processor資訊請參閱以下網址:https://www.synopsys.com/dw/ipdir.php?ds=arc-HS34-HS36-HS38
  • 匯流排為AMBA AXI/AHB/APB介面,預留給學界設計電路之連接埠包含1個用來傳遞資料的AXI master port,1個用來設定內部暫存器的AHB slave port。使用者可針對終端應用需求與CIC討論並修改連接埠的數量和資料寬度等匯流排參數。
  • 記憶體包括內建的64KB SRAM,外接的DDR 3 1600 DRAM(8Gb/16DQ)以及8MB/16 bits的Nor Flash。
  • 作為SoC clock source的PLL輸出預設頻率為400Mhz,使用者可針對終端應用需求與CIC討論clock規劃。
  • 平台內建雙FHD(30fps)影像輸入介面電路及具有OSD功能的HDMI影像輸出介面電路。
  • 平台具備I2C、SPI、GPIO、UART介面電路。

圖二、非視覺處理應用

  CIC ARC HS Based SoC Design Platform目前可有效支援視覺處理相關應用,若終端應用非視覺相關,亦可將影像輸出入介面移除(如圖二)後加入自行設計之周邊介面。此平台目前仍在持續開發中,目前模擬及實作的環境與流程已初步完成,未來CIC除持續加強設計流程及環境的完整性外,也將陸續為平台擴充儲存及網路等周邊介面以支援更多樣化的人工智慧應用研發。