:::
回首頁
晶片中心製程服務

這個頁面上的內容需要較新版本的 Adobe Flash Player。

取得 Adobe Flash Player

三分鐘瞭解製程服務 製程/矽智財簡介 製程/矽智財申請 下線時程 下線導引 下線申請 測試報告 技術資料 加總積點 常見問題 連絡窗口 下線簽認

請選擇製程名稱:
製程/矽智財
簡介
This is the TSMC 28nm High Performance Mobile Computing (HPM) technology. This technology provides high performance for mobile applications and it is ideal for many applications from networking, high speed, and high-end mobile devices.
It provides the logic shuttle with 0.9V core design, 1.8V I/O, 1P8M (1 poly, 8 metal layers) BEOL option, ELK, Cu technology. The process supports multi-threshold voltage MOS devices, standard cell libraries, and TSMC I/O. (Note: not support UTM)

無標題文件

各類製程晶片提供服務列表一

代號

製程分類

製程技術

提供廠商

Full-Custom

Cell-Based

MEMS

Multi-option-MEMS

D35

CMOS

0.35 um

TSMC

V

V

-

V

T25HVG2

CMOS

0.25 um

TSMC

V

V

-

-

T18

CMOS

0.18 um

TSMC

V

V

V

-

SiGe18

BiCMOS

0.18 um

TSMC

V

-

-

-

TN90GUTM

CMOS

90 nm

TSMC

V

V

-

-

P15

GaAs

0.15 um

WIN

V

-

-

-

GaN25

GaN

0.25um

WIN

V

-

-

-

GIPD

IPD

10 um

AFSC/ASE

V

-

-

-

TN40G

CMOS

40 nm

TSMC

V

V

-

-

TN28HPM

CMOS

28nm

TSMC

V

V

-

-

T50UHV

CMOS

0.5 um

TSMC

V

-

-

-

U18

CMOS

0.18 um

UMC

V

V

V

-

註1: 表一中的"-"表示不提供該製程Cell-based/MEMS/Multi-option-MEMS之服務。
無標題文件

各類製程晶片提供服務列表二

代號

製程分類

製程技術

提供廠商

書審面積上限

教育性晶片
面積限制

D35

CMOS

0.35 um

TSMC

8

1.5 x 1.5

Multi-option-MEMS35

Post Process

0.35 um

TSMC/APM

8

1.5 x 1.5

T25HVG2

CMOS

0.25 um

TSMC

4.5

1.5 x 1

T18

CMOS

0.18 um

TSMC

5

1.2 x 1.2

MEMS18

Post Process

0.18 um

TSMC/APM

5

1.2 x 1.2

SiGe18

BiCMOS

0.18 um

TSMC

5

1.2 x 1.2

TN90GUTM

CMOS

90 nm

TSMC

1

-

P15

GaAs

0.15 um

WIN

2.25

等於1x1或1.5x1

GaN25

GaN

0.25um

WIN

2.25

-

GIPD*註3

IPD

10 um

AFSC/ASE

無限制

2.2 x 4.7

TN40G

CMOS

40 nm

TSMC

-

-

TN28HPM

CMOS

28nm

TSMC

-

-

T50UHV

CMOS

0.5 um

TSMC

無限制

2.5

U18

CMOS

0.18 um

UMC

5

1.5 x 1.5

U18MEMS

CMOS-MEMS

0.18 um

UMC

5

1.5 x 1.5

註1: 上表中的"-"表示該製程不適用書面審查方式或無教育性晶片。
註2: 面積限制部份,長度單位為mm,面積單位為mm*mm。
註3: 因應覆晶封裝需求,整合於GIPD/T18製程之T18晶片面積必需大於700um*700um,
若為”教育性晶片”則整合於GIPD/T18製程之T18晶片面積上限為1.2mm*1.2mm。